FPGA-Grundplatine, ausgestattet mit dem ALTERA Cyclone IV-Chip EP4CE10F17C8N an BordÜbersichtCoreEP4CE10 ist eine FPGA-Grundplatine, die ein EP4CE10F17C8N-Gerät an Bord hat und weitere Erweiterungen unterstützt.an Bord: Serieller Konfigurationsbaustein EPCS16SI8Nintegrierte FPGA-Basisschaltung, z. B. Taktgeneratoran Bord: nCONFIG-Taste, RESET-Taste, 4 x LEDsalle I/O-Anschlüsse sind über die Stiftleisten zugänglichan Bord: JTAG-Debugging-/Programmier-SchnittstelleStiftleistenabstand von 2,00 mm, geeignet zum Einstecken in Ihr AnwendungssystemAusstattung an BordEP4CE10F17C8N: ALTERA Cyclone IV FPGA-Gerät mit folgenden Eigenschaften:Betriebsspannung:50MHzBetriebsspannung:1,15 V～3,465 VGehäuse:BGA256I/Os:164LEs:10KRAM:414 kbPLLs:2Debugging/Programmierung: unterstützt JTAGAMS1117-3,3 (auf der Unterseite), 3,3-V-SpannungsreglerAMS1117-2,5 (auf der Unterseite), 2,5-V-SpannungsreglerAMS1117-1,2 (auf der Unterseite), 1,2-V-SpannungsreglerEPCS16, serieller FLASH-Speicher an Bord zur Code-SpeicherungStromversorgungsanzeigeLEDsReset-TastenCONFIG-Taste: zum Neukonfigurieren des FPGA-Chips, entspricht einem Stromneustart50-MHz-QuarzJTAG-Schnittstelle: zum Debuggen/ProgrammierenFPGA-Pin-Expander, VCC, GND und alle I/O-Anschlüsse sind über Erweiterungsstecker zugänglich für weitere ErweiterungenFotosHinweis:CoreEP4CE10 bietet eine JTAG-Debugging-Schnittstelle, integriert jedoch KEINE Debugging-Funktion. Ein Debugger ist erforderlich. Hauptplatine und Programmer/Debugger auf den Fotos sind NICHT im Preis enthalten.JTAG-SchnittstelleDie folgende Abbildung zeigt die Stiftbelegung des JTAG-Headers.Abbildung 1. JTAG-Header-StiftbelegungEntwicklungsressourcenZugehörige Software (Quartus II, NIOS II usw.)Demo-Code (Verilog, VHDL, NIOS II C)Schaltplan (PDF)FPGA-EntwicklungsdokumentationenWiki:www.waveshare.com/wiki/CoreEP4CE10LieferumfangPaketinhaltCoreEP4CE10-Grundplatine x 11

FPGA-Grundplatine, ausgestattet mit dem ALTERA Cyclone IV-Chip EP4CE6E22C8N an BordÜbersichtCoreEP4CE6 ist eine FPGA-Grundplatine, die ein EP4CE6E22C8N-Gerät an Bord hat und weitere Erweiterungen unterstützt.an Bord: Serieller Konfigurationsbaustein EPCS16SI8Nintegrierte FPGA-Basisschaltung, z. B. Taktgeneratoran Bord: nCONFIG-Taste, RESET-Taste, 4 x LEDsalle I/O-Anschlüsse sind über die Stiftleisten zugänglichan Bord: JTAG-Debugging-/Programmier-SchnittstelleStiftleistenabstand von 2,54 mm, geeignet zum Einstecken in Ihr AnwendungssystemAusstattung an BordEP4CE6E22C8N: ALTERA Cyclone IV FPGA-Gerät mit folgenden Eigenschaften:Betriebshäufigkeit:50 MHzBetriebsspannung:1,15 V～3,465 VGehäuse:QFP144I/Os:80LEs:6 KRAM:270 KBPLLs:2Debugging/Programmierung: unterstützt JTAGAMS1117-3.3, 3,3-V-SpannungsreglerAMS1117-2.5, 2,5-V-SpannungsreglerAMS1117-1.2, 1,2-V-SpannungsreglerEPCS16, serieller FLASH-Speicher an Bord zum Speichern von CodeStromanzeigeLEDsReset-TastenCONFIG-Taste: zum Neukonfigurieren des FPGA-Chips, entspricht einem Strom-ResetNetzschalter50-MHz-Quarzoszillator5-V-Gleichstrom-BuchseJTAG-Schnittstelle: zum Debuggen/ProgrammierenFPGA-Pin-Expander, VCC, GND und alle I/O-Anschlüsse sind über Erweiterungsstecker zugänglich für weitere ErweiterungenLED-JumperFotosHinweis:CoreEP4CE6 bietet eine JTAG-Debugging-Schnittstelle, integriert jedoch KEINE Debugging-Funktion. Ein Debugger ist erforderlich. Motherboard und Programmer/Debugger auf den Fotos sind NICHT im Preis enthalten.JTAG-SchnittstelleDie folgende Abbildung zeigt die Stiftbelegung des JTAG-Headers.Abbildung 1. JTAG-Header-StiftbelegungEntwicklungsressourcenZugehörige Software (Quartus II, NIOS II usw.)Demo-Code (Verilog, VHDL, NIOS II C)Schaltplan (PDF)FPGA-EntwicklungsdokumentationenWiki:www.waveshare.com/wiki/CoreEP4CE6LieferumfangLieferumfangCoreEP4CE6-Grundplatine x 1USB-Stromkabel x 112